t触发器的逻辑功能是：当输入端t=0时，时钟脉冲到达触发器保持原态不变；当输入端t=1时，每来一个时钟脉冲触发器的状态翻转一次。T触发器是在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路。
由于每一种触发器电路的信号输入方式不同（有单端输入的，也有双端输入的），触发器的状态随输入信号翻转的规则不同，所以它们的逻辑功能也不完全一样。 显然同步RS触发器、主从RS触发器都属于RS触发器，而基本RS触发器不 是时钟控制触发器，也不属于这里定义的RS触发器。
扩展资料
T触发器电路特点：
1、主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP=1期间接收输入信号，CP下降沿到来时触发翻转的特点。
2、输入信号J、K之间没有约束。
3、存在空翻现象。
参考资料来源：百度百科—T触发器
T触发器的主要功能是输出翻转控制。在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路。
T触发器（Toggle Flip-Flop，or Trigger Flip-Flop）设有一个输入和输出，当时脉由0转为1时，如果T和Q不相同时，其输出值会是1。
扩展资料：
触发器电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。
在触发器的数据手册一般会标示组件的创建时间（tsu）及维持时间（th），一般会是以纳秒（ns）为单位，有些先进的触发器可以到数百皮秒（ps）。
若数据及控制输入从采样时钟边沿之前就维持定值，且时间超过创建时间，在采样时钟边沿之后就维持定值，且时间也超过维持时间，可以避免触发器的亚稳态现象。
本回答被网友采纳T触发器的主要功能是输出翻转控制。在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路。
T触发器（Toggle Flip-Flop，or Trigger Flip-Flop）设有一个输入和输出，当时脉由0转为1时，如果T和Q不相同时，其输出值会是1。
输入端T为1的时候，输出端的状态Q发生反转；输入端T为0的时候，输出端的状态Q保持不变。把JK触发器的J和K输入点连接在一起，即构成一个T触发器。
触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）。触发器可以处理输入、输出信号和时脉之间的相互影响。
扩展资料：
触发器可以分成几种常见的类型： SR （设置－重置，"set-reset"）, D （数据或延迟，"data" or "delay"[1]）, T（反转，"toggle"），和JK。
以上类型的触发器皆可用特征方程，以现有的输入、输出信号（Q），导出下个（即下个时钟脉冲的）输出。
触发器电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。
在触发器的数据手册一般会标示组件的创建时间（tsu）及维持时间（th），一般会是以纳秒（ns）为单位，有些先进的触发器可以到数百皮秒（ps）。
若数据及控制输入从采样时钟边沿之前就维持定值，且时间超过创建时间，在采样时钟边沿之后就维持定值，且时间也超过维持时间，可以避免触发器的亚稳态现象。
参考资料来源：百度百科-T触发器
T=0时,CLK输入,,Q保持不变
T=1时,CLK输入,,Q翻转.
按上图的作用: 输入CLK信号,,,只要Q翻转为1后,,,经反相器输出0到T端,,,那么以后的CLK输入均不会使Q再发生变化,,除非T触发器复位了,,将重新上述触 发过程.追问
Q什么时候会翻转呢？
追答Q会在0的时候,CLK输入信号变为上升沿时发生翻转,,,Q变为1.
然后经反相器输出,,锁定T端为0. 那么再有CLK来都不再翻转了.