【设计指标及要求】设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高，最后一响为整点。具有校时功能。要求电路主要采用中小规模CMOS集成电路。要求电路尽量简化，并选用同类型的器件。在EWB电子工作平台上进行电路的设计和计算机仿真。【设计原理】1.总体设计方案数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路以及闹铃电路。2.对于各个部分而言数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。数字钟计时周期是24，因此必须设置24计数器，秒、分、时由七段数码管显示。为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。3.各独立功能部件的设计振荡器振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了数字钟的质量。图2采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。附555定时器的功能表输入 输 出 阀值输入（v11） 触发输入（v12） 复位（RD） 输出（VO） 发电管T × × 0 0 导通 2/3VCC >1/3VCC 1 0 导通 1/3VCC 1 不变 不变 （2）秒计时器（60 获得秒脉冲信号后，可根据60秒为一分，60分为一小时，24时为一个计数周期的计数规则，分别确定秒，分，时的计数器。由于秒和分的显示都为60进制，因此他们可有两级十进制计数器组成，其中秒和分的个位为十进数器，十位为六进制计数器，可利用两片74160集成电路来实现。74160和74161一样，具有相同的逻辑符号，引脚图和功能表，各引脚图的功能和用法也相同。所不同的仅在于74160是十进制，而74161是十六进制。用6片74160构成秒计时器、分计时器、时计时器。芯片1、2构成秒计时器，74160为10进制，因为秒的十位为六进制，所以要改变进制就要进行改造，芯片2的QD Qc QB QA当输出为0110时，与非门输出为0，清零端使芯片清零。芯片3、4构成分计时器，原理和秒计时器一样。芯片5、6构成时计时器，由于时为24进制，所以，当芯片5的QB为1并且芯片6的Qc为1时此时应让芯片强制清零。所以连接一个与非门，在这个条件成立时，与非门的输出将使芯片强制清零（3）时间校对电路 时间校对电路由一个开关组成，开关的引脚一个节上一级的进位信号，一个接555定时器的输出端。当需要校对时间的时候，我们可以把开关接至555定时器的输出端，平常时开关打至上一级的进位信号端。4系统电路图 【安装和调试】用示波器检测集成电路555定时器与RC组成的多谐振荡器的输出信号波形和频率，555振荡器输出频率应为1000HZ。将频率为1000Hz的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。将1秒信号分别送入“时”、“分”、“秒”计数器，用显示器检查计数器的工作情况，看计数器是否按设计的进制计数。观察校时电路的功能是否满足校时要求。当分频器和计数器正常工作后，将各级的电路相连，观察数字钟能否准确正常工作。检查计数器能否正常整点报时以及能否按设置时间闹铃。【元件清单】 数码管显示器 四段数码管 6 十进制计数器 74160 6 多输入与非门 3 定时器 555 1 非门 2 电阻、电容、导线等。【设计收获】 通过对多功能数字钟的设计，我掌握了EWB软件的使用以及如何熟练的、合理的选用集成电路器件。通过对电路性能指标的测试与调试，加强了我在分析和解决设计故障方面的能力,为以后做设计打下了基础。网上找的，希望对你有所帮助！
http://www.songtaste.com/user.php?tag=blog_detail&bid=4840