分频计数器是最基本的时序电路，它不仅可以用来统计输入脉冲的个数，还可作为数字系统中的分频、定时电路，用途相当广泛。
一个数字系统中往往需要多种频率的时钟脉冲作为驱动源，这样就需要对FPGA的系统时钟（频率较高）进行分频。
比如在进行流水灯、数码管动态扫描设计时不能直接使用系统时钟（太快而肉眼无法识别），或者需要进行通信时，
由于通信速度不能太高（由不同的标准限定），这样就需要对系统时钟分频以得到较低频率的时钟。
分频器主要分为偶数分频、奇数分频、半整数分频和小数分频，如果在设计过程中采用参数化设计，就可以随时改变参量以得到不同的分频需要。
在对时钟要求不是很严格的FPGA系统中，分频通常都是通过计数器的循环计数来实现的。
扩展资料
分频计数器的种类：
偶数分频（2N）
偶数分频最为简单，很容易用模为N的计数器实现50％占空比的时钟信号，即每次计数满N（计到N－1）时输出时钟信号翻转。
奇数分频（2N＋1）
使用模为2N＋1的计数器，让输出时钟在X－1（X在0到2N－1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50％（应为X／（2N＋1））。
得到占空比为50％的奇数分频器的基本思想是：将得到的上升沿触发计数的奇数分频输出信号CLK1。
和得到的下降沿触发计数的相同（时钟翻转值相同）奇数分频输出信号CLK2，最后将CLK1和CLK2相或之后输出，就可以得到占空比为50％的奇数分频器。
温馨提示：答案为网友推荐，仅供参考
第1个回答 推荐于2017-09-13
对输入的频率÷2以上的整数的电路,
其实就是多个D或JK触发电路串联而成,所以它也就是一个计数器.本回答被提问者采纳
其实就是多个D或JK触发电路串联而成,所以它也就是一个计数器.本回答被提问者采纳
第2个回答 推荐于2017-10-01
分频计数器是指对信号进行分频处理的计数器，分频分偶数和奇数分频两种。
偶数分频（2N）
偶数分频最为简单，很容易用模为N的计数器实现50%占空比的时钟信号，即每次计数满N（计到N-1）时输出时钟信号翻转。
奇数分频（2N+1）
使用模为2N+1的计数器，让输出时钟在X-1（X在0到2N-1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50%（应为 X/(2N+1)）。
计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
偶数分频（2N）
偶数分频最为简单，很容易用模为N的计数器实现50%占空比的时钟信号，即每次计数满N（计到N-1）时输出时钟信号翻转。
奇数分频（2N+1）
使用模为2N+1的计数器，让输出时钟在X-1（X在0到2N-1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50%（应为 X/(2N+1)）。
计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
相似回答